Детайли за публикацията
(Publication details)

Оригинал (Original)
Автори: Филипова, К. В., Кралев Й.К., Филипов Ф.Ф.
Заглавие: Аритметично устройство за числа с плаваща запетая за FPGA прибори
Ключови думи: аритметика с плаваща запетая, Simulink HDL Coder, VHDL

Абстракт: Методите на автоматичното управление изискват изчисления с реални числа. В цифровата техника аритметиката с плаваща запетая е най-доброто решение за целта. В доклада са представени Simulink модели, съобразени със стандарта IEEE 754, за операциите събиране, изваждане и умножение на числа с плаваща запетая с единична точност. От моделите е генериран VHDL код, който е вграден в Spartan 3E FPGA прибор.

Библиография

    Издание
    Годишник на ТУ София, том 64, брой 1, стр. стр. 333-342, 2014, България, София, ТУ София, ISSN 1311-0829

    Пълен текст на публикацията

    Autors: Filipova, K. V., Kralev J.K., Filipov F.F.
    Title: Floating-Point Operations for FPGA
    Keywords: flating-point arithmetic, Simulink HDL Coder, VHDL

    Abstract:

    References

      Issue
      Proceedings TU Soifa, vol. 64, issue 1, pp. 333-342, 2014, Bulgaria, Sofia, TU Sofia, ISSN 1311-0829

      Full text of the publication

      Вид: постер/презентация в национален форум

      Въведена от: доц. д-р Красимира Василева Филипова